Hallo Sascha, On Sun, Sep 25, 2016 at 10:32:57PM +0200, Sascha Reißner wrote: > Am Sonntag, den 25.09.2016, 21:16 +0200 schrieb Uwe Kleine-König: > > Und die verbleibende Preisfrage ist nun noch: Wie berechnet man divisor, > > wenn x und y gegeben sind? > > Ich bin mir sicher, daß einen Frequenzteiler schon 100 andere > geschrieben haben. Deshalb bin ich nur auf deinen speziellen Fall der 2 > Register eingegangen. > > Aber rein aus Interesse: > Die Frequenz am Clock-Eingang muß sehr hoch sein weil man diese ja nur > teilen kann. Sprich, wenn die Frequenz die man abtasten will höher ist > als die Clock, hat man Pech. Stimmt. Multiplikationen (bzw. nicht-ganze Teiler) produzieren auch nur unregelmäßige Samples. So wird mit einem Teiler von 4/3 (vermutlich) so abgetastet: Abtastfrequenz: ^^^ ^^^ ^^^ Eingangsfrequenz: ............ > Zweitens muß es restlos teilbar sein damit ein Zyklus der zu lesenden > Frequenz auch genau bestimmt werden kann. In der Praxis ist das eben nicht ohne Rest teilbar, und hier wird es ja interessant. Bei 100 Hz -> 19 Hz ist es relativ klar, hier will man divider=5, aber normalerweise ist die Eingangsfrequenz relativ hoch, so dass man zum Beispiel aus 132 MHz Eingangsfrequenz 230400 Hz machen will. Was für einen Teiler würdest Du hier einstellen? Liebe Grüße Uwe
Attachment:
signature.asc
Description: PGP signature